Eureka presenta formación eficiente para procesadores fotónicos en chip

Nueva publicación de Opto-Electronic Advances; DOI 10.29026/oea.2024.230182 analiza el entrenamiento eficiente de descenso de gradiente paralelo estocástico para procesadores ópticos en chip.

Con el crecimiento exponencial del volumen de datos global, la tecnología de multiplexación por división espacial (SDM) ha surgido como una solución prometedora para mejorar la capacidad de comunicaciones. En las últimas décadas, SDM se ha implementado en fibras de pocos modos, fibras multinúcleo y sistemas de comunicaciones ópticas de espacio libre. Sin embargo, todas las soluciones anteriores enfrentan desafíos de interferencia de señal debido a la mezcla entre diferentes canales durante la transmisión de señales ópticas, lo que degrada la calidad de la señal en el receptor. Por lo tanto, es necesario el procesamiento de señales digitales (DSP) para eliminar la codificación. Desafortunadamente, los chips DSP de alta velocidad en el campo eléctrico son muy complejos, difíciles de diseñar y consumen mucha energía. En los últimos años, se han aprovechado procesadores ópticos integrados reconfigurables para separar canales en el dominio óptico. Sin embargo, los algoritmos de descenso de gradiente necesitan actualizar las variables una por una para calcular la función de pérdida con cada iteración, lo que genera una gran cantidad de cálculos y un largo tiempo de entrenamiento. Además, los algoritmos de inteligencia de enjambre, como el algoritmo genético (GA) y el algoritmo de optimización de enjambre de partículas (PSO), tienen un tamaño de población lo suficientemente grande como para garantizar la confiabilidad de los resultados del entrenamiento, lo que también conlleva una gran cantidad de cálculos. Por lo tanto, es de gran importancia encontrar un algoritmo de optimización eficiente adecuado para la configuración de matrices ópticas para el entrenamiento en línea de chips informáticos ópticos a gran escala y sistemas de comunicación óptica multidimensionales.

READ  Proyectores Galaxy de menos de $ 80 que hacen realidad su techo

Se han logrado avances en la formación en línea de chips informáticos de matrices fotónicas; En comparación con el algoritmo de descenso de gradiente discreto, los algoritmos GA y PSO, este método reduce en gran medida la cantidad de operaciones, lo que puede ahorrar en gran medida el consumo de energía en el proceso de capacitación, y se espera que se aplique a la capacitación en línea de chips informáticos ópticos a muy gran escala. matriz.

Para verificar la viabilidad del método de optimización propuesto, los autores diseñaron y fabricaron un chip procesador óptico 6 × 6 reconfigurable basado en interferómetros Mach-Zehnder (MZI) en cascada y realizaron experimentos de capacitación en línea, incluida la matriz de conmutación óptica y la decodificación de señales ópticas. Matriz. La Figura 2 muestra el escenario de aplicación de un procesador óptico en un sistema de comunicación óptica MDM y la arquitectura interna del procesador. La Figura 2 muestra los resultados del entrenamiento y se puede ver que el efecto del entrenamiento es relativamente bueno para las tareas de conmutación óptica y decodificación de señales ópticas en el sistema de comunicación óptica multidimensional.

Sobre esta base, se ha utilizado un chip procesador óptico reconfigurable para sistemas de comunicación óptica de alta velocidad para compensar la interferencia causada por la mezcla de modos durante la transmisión. La Figura 3 muestra la configuración experimental y los resultados obtenidos. Puede verse que la calidad de la señal mejora significativamente cuando la luz pasa a través del chip óptico entrenado, como se muestra en las Figs. 3(e) y 3(f), la tasa de error de bits (BER) se reduce significativamente.

READ  El tráiler de Surprise Pikmin 4 revela un nuevo producto para el personaje

Finalmente, el esfuerzo computacional del algoritmo SPGD se compara con el algoritmo de gradiente tradicional, el algoritmo GA y PSO al expandir la escala de la matriz óptica a 10 × 10, 16 × 16, 32 × 32. Los resultados muestran que el aumento del costo computacional del algoritmo SPGD es menor que el de otros algoritmos.

mesa de tamaño completo

Algoritmo

Números de actualización

Tamaños de matriz

n=6

norte = 10

n=16

norte = 32

J.D.

norte(n-1)×t

690

3870

13200

93248

Ja

M×T

1048

9046.67

39732

171200

PSO

M×T

1024

5912

31056

116145

SPGD

3×T

297,9

1092.6

4752.6

18053.1

Palabras clave: comunicaciones ópticas / procesamiento de señales ópticas / decodificación de canales / chip de red neuronal óptica / fotónica de silicio

/Liberación General. Este material de la organización/autores originales puede ser de naturaleza cronológica y está editado para mayor claridad, estilo y extensión. Mirage.News no asume posiciones corporativas ni partidos, y todas las opiniones, posiciones y conclusiones expresadas aquí son únicamente las del autor (es). Ver en su totalidad aquí.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *